 |
|
|
Elektronika.lt portalo forumas
Jūs esate neprisijungęs lankytojas. Norint dalyvauti diskusijose, būtina užsiregistruoti ir prisijungti prie forumo.
Prisijungę galėsite kurti naujas temas, atsakyti į kitų užduotus klausimus, balsuoti forumo apklausose.
Administracija pasilieka teisę pašalinti pasisakymus bei dalyvius,
kurie nesilaiko forumo taisyklių.
Pastebėjus nusižengimus, prašome pranešti.
Dabar yra 2025 09 30, 12:51. Visos datos yra GMT + 2 valandos.
|
|
|
 |
Forumas » Mokslai » Skaitmeninis 4 kanalu loginis analizatorius
|
Jūs negalite rašyti naujų pranešimų į šį forumą
Jūs negalite atsakinėti į pranešimus šiame forume
Jūs negalite redaguoti savo pranešimų šiame forume
Jūs negalite ištrinti savo pranešimų šiame forume
Jūs negalite dalyvauti apklausose šiame forume
|
|
|
Puslapis 1 iš 3
Pereiti prie 1, 2, 3 Toliau |
|
|
|
 |
Skaitmeninis 4 kanalu loginis analizatorius |
 Parašytas: 2008 01 14, 02:24 |
  |
|
|
|
1.Suprojektuoti skaitmenine 4 kanalu loginio analizatoriaus schema realizuojancia daugiakanalio generatoriaus schema naudojant KMOP seriju elementus galincia dirbti su AK.
2. Iejimo ir isejimo signalu lygiai - standartiniai TTL ir KMOP lygiai; kanalu apklausos daznis >=100 MHz(pakoreguokim kad tai butu >=10 Mhz); i komutatoriaus isejima informacija turi buti pateikiama 8 skilciu zodziais, is tarpines FIFO atmintines; atmintines apimtis 1kx8; schema turi tureti EO valdyma.
Reikalinga konsultacija del sios schemos suprojektavimo. Kiek zinau 2005 metais vyko sio portalo rengtas konkurselis kurio 3 vietos laimetojas "Vakaras" padare butent toki logini analizatoriu, deja sis zmogus forume turbut nebesilanko..
p.s. jeigu kasnors suprojektuotu butent tokia schema atitinkancia visur reikalavimus ir truputi pakonsultuotu del veikimo, tai galime tartis del atlygio :)
Miestas: Vilnius, neproblema butu atvykti ir i Kauna.
El.pastas: euro20@one.lt |
|
Paskutinį kartą redagavo euro22, 2008 01 14, 03:44. Redaguota 1 kartą |
|
|
|
|
|
Skaitmeninis 4 kanalu loginis analizatorius |
| Parašytas: 2008 01 14, 03:12 |
|
|
|
|
destytojams turbut yra smegenys nuo per ilgo sedejimo suminkstejusios.
100Mhz shemas reikia ne studentams o profesionalams duoti.
tokiems ne daugiau kaip 10 mhz galima suprojektuoti. o ne 100mhz kur kiekvienas nevietoje idetas uzdelsimas gali viskas sugriauti, jau nekalbant apie tai kad tokio greicio mikroshemu sunku rasti.
jei ignoruoti ta absurdiska salyga tai tada turbur nieko sunkaus.
o su 100mhz nepasiimciau niekaip kitaip tik su FPGA |
|
|
|
|
|
|
Skaitmeninis 4 kanalu loginis analizatorius |
| Parašytas: 2008 01 14, 03:35 |
|
|
|
|
na kai kuriems tikrai yra bet ka jau padarysi, siuo atveju ne mes studentai kuriam taisykles :)
Gali buti, kad duotoje salygoje yra isivelusi klaida ir vietoj 100 turetu buti 10 Mhz.
Laikykime, kad "kanalu apklausos daznis >=10 MHz".
p.s. keista kiek daug nemieganciu.. :) negi nereikia i darba ar panasiai?
Nors ir man paciam reikia.. tik nebera laiko kada ir miegot.. :)) |
|
|
|
|
|
|
|
Skaitmeninis 4 kanalu loginis analizatorius |
| Parašytas: 2008 01 14, 16:13 |
|
|
|
|
| Digix rašo: |
| o ne 100mhz kur kiekvienas nevietoje idetas uzdelsimas gali viskas sugriauti, jau nekalbant apie tai kad tokio greicio mikroshemu sunku rasti. |
Tą patį ir aš jam atsakiau. O su logika buvau kažkada teorinį variantą pasidaręs, bet tiek daug mikroschemų gavosi, kad tiek amperažas buvo didžiulis, tiek klaidų tikimybė žiauriai didelė (ypač su laikais). todėl buvo geras pretekstas išmokti žaisti su FPGA.
rezultatas: bent jau FPGA programavime aukštą lygį pasiekiau. |
|
|
|
|
|
|
|
Skaitmeninis 4 kanalu loginis analizatorius |
| Parašytas: 2008 01 14, 18:04 |
|
|
|
|
taigi ka jus siulote atsakyt destytojui, kuris dave sitokia kursinio uzduoti?
(bet kokiu atveju privalau si darba atiduot ir atsiskaityt ir kaip suprantate laiko beveik visai nebelieka..)
Nesvarbu, kad su FPGA galeciau padaryt si itaisa, esme kad reikia su KMOP, cia ir yra visas uzduoties "grozis" ir esme..
Taigi teigiate, kad su KMOP elementais tikrai negalima padaryti sio itaiso veikiancio net ir kompiuteryje modeliavimo programoje?
p.s. primenu, kad uz teisinga schema ir konsultacija( arba bent aprasyma -kas kur kaip ir kodel) atsilyginsiu. |
|
|
|
|
|
|
|
Skaitmeninis 4 kanalu loginis analizatorius |
| Parašytas: 2008 01 14, 19:31 |
|
|
|
|
nai veinas neimanelis kitam tokiam pat neismaneliui kuria uzduoti taip ir gaunasi.
shemos kurimas nedaug skiriasi nuo programavimo pirma susidarai blokine shema.
tai bus iejimas-> (4bit->8bit) postumio registras (angliskai deserializer)->fifo ->lpt portas.
visos tos nesamones centras yra fifo kuri reikia priderinti prie lpt porto
ir prie deserializerio.
o va kaip 4 bit paversti i 8 tai jau kitas dalykas, cia ir bus visa pagrindine shema.
sita dali realybeje visi ignoruotu ir tiesiog paimtu visus 8 bitus arba atmestu 4 atliekamus.
tau ko gero teks ta dalyka daryti nors nezinau kaip tu toki daikta simuliatorium isbadysi.
sitas deserializeris tai is esmes tavo atveju 2 nuosekliai sujungti sinchroniniai trigeriai. padavinejant C signala duomenys keliaus tais trigeriai tolyn, ir kas antra tapta tau reikia lygegreciai viska perskaityti ir sukimsti i fifo. |
|
|
|
|
|
|
|
Skaitmeninis 4 kanalu loginis analizatorius |
| Parašytas: 2008 01 15, 17:45 |
|
|
|
|
na nesimaneliu profesoriu ir katedros vedeja pradirbusi schemu projektavime virs 40 metu vargu ar galima vadint, o tai kad as nesu specialistas sioje srityje nereiskia, kad nesimanau kitu, man labiau gyvenime reikalingu dalyku.. bet nenukrypkim nuo temos.
Taigi, kadangi nebeturiu laiko pabandysiu sita darbeli padaryt FPGA pagrindu,
tik per darbo gynima teks itikint destytoja, kad sis variantas geresnis nei dirbant su KMOP elementais, tikiuos tikrai taip yra.. :)
Taigi, gal pradziai geleciau gaut sia schemute su FPGA mikroschemomis ir patarimu kaip jas programuot ar nuo ko pradet..?:) |
|
|
|
|
|
|
Skaitmeninis 4 kanalu loginis analizatorius |
| Parašytas: 2008 01 15, 18:00 |
|
|
|
|
tau nereikia fpga, uztenka cpld
darbo principas toks gali buti koks nori, galima viska parasyti VHDL kalba arba nupaisyti shema, kuria paskui galima sukompiliuoti i CPLD.
kadangi VHDL ar verilog mokytis nesiruosi, tai reikia paisyti shema. |
|
|
|
|
|
|
|
Skaitmeninis 4 kanalu loginis analizatorius |
| Parašytas: 2008 01 18, 02:59 |
|
|
|
|
Daznis gali but pastovus t.y. 100 MHz.(C kanalas)
As sia schemute isivaizduoju taip:
Turime 4 2ir-ne elementus, i kurios paduodami generuojami signalai ir EO signalai is postumio registro,kurie eiles tvarka perjungineja kiekviena iejima.
Situ 4 2ir-ne elementu isejimai ieina i 4arba-ne elementa, is kurio paduodamas signalas i FIFO atmintine. Sioje dalyje vyksta greitas nuskaitymas. Po to is FIFO leto nuskaitymo budu duomenys perkialiami per LPT(ar usb) porta i kompiuteri. Tada kiek suprantu kazkokia programele kompiuteryje turetu nubrezti laiko diagramas.
Va tik nelabai aisku kaip ir kas turi stovet prie iejimu, t.y. i ejimus paduodami EO valdymo signalai kurie eiles tvarka ijungia ir isjungia kiekviena kanala, ir kartu paduodami is generatoriaus 8 bitu ilgio zodziai, o C signalas kur eina? jis is postumio registro paduodamas ar kaip? |
|
|
|
|
|
|
|
Skaitmeninis 4 kanalu loginis analizatorius |
| Parašytas: 2008 01 18, 03:15 |
|
|
|
|
daugoai naudoa butu jei nupaisytun nes kas kur eina sitaip galima nebent blokineje sjemoje aiskinti
tau siap apie jokius IR ne elementus kalbeti nereikia, visa ta smulki logika ira sugalvojama veliau kad aptarnautu pagrindine shema
EO gali ignoruoti tai tik signala ijungti ar isjungti taktinius impulsus visai shemai. |
|
|
|
|
|
|
|
Skaitmeninis 4 kanalu loginis analizatorius |
| Parašytas: 2008 01 18, 04:11 |
|
|
|
|
suprantu kad savo klausimias tikrai cia "neprotingai" pasirodau, bet truputi ir supraskit, kaip visiskai "zalia"sioje srityje. Taip as esu studentas,bet mano specialybe susijusi su kompiuteriu tinklais ir internetu, o si dalyka, is kurio pasirinkau projekta,t.y. "Logines schemos" praejom tik del bendo supratimo.. Cia tik tarp kitko :)
Taigi sio prietaiso funkcine esme tokia:
Is generatoriaus paduodamas 8 bitu ilgio dvejetainis kodas, kuris laiko diagramomis atvaizduojamas kompiuterio ekrane?
Kokia programele siam vaizdavimui galeciau naudot ? |
|
|
|
|
|
|
|
Skaitmeninis 4 kanalu loginis analizatorius |
| Parašytas: 2008 01 18, 04:49 |
|
|
|
|
ar moki programuoti? jei moki tai sugalvoti tokia shema nera sudetingaiu nei sugalvoti programa kuri darytu ta pati.
tavo atveju, kiek atsimenu sakie kad ateina 4 bitu kodas
kuri tau derstytojas nurode saugoti 8 bitu formatu.
todel jei vykdysi ta nurodyma reikia padaryti konverteri is 4 i 8 bitus
va cia ir yra pagrindinis darbas.
toliau tu pasiimi kokio nors fifo datasheeta, ir pagal aprasyma naudodamas smulkia logika sukuri ten nurodytus signalus
ca gana sudetingas darbas bet laime kad tau nereikia veikiancios shemos, todel kad ir nupaisysi blogai niekas nesupras.
svarbu tik kad bendra logika butu tesinga, o ten kokia menkniekiai tai nebent pagaminus paaiskes kad blogai padaryti.
programos jokio negaliu pasiulyti bet rimtam darbui galetumei naudoti FPGA, FPGA kompiliatoriai turi simuliavimo funkcijas, bet tokiam kaip tavo darbui ismoksti tokiu dalyku naudotis savaites kursu vertas darbas.
cia pasakityk kaip visa tai atrodo
http://strumpen.net/xilinx/tut14/foundation.html
smulkus aprasyma kaip ant fpga padaryti laikrodi
http://direct.xilinx.com/direct/ise8_tutorials/ise8tut.pdf
jei toki dalyka destytojui parodytum manau pakeistuim visam laikui pati universiteta nes daugiau neuzdavinetu tokiu debilisku uzduociu naudoti TTL ar ECL. kai naudojant FPGA viska galima padaryti lengvai ir tesingai.
as kazkada universitete detytojams darba atlikau su vissim programa, vietoje to ka jie daro su senoviniu qbasic tai dabar ziureiu mano sprengima i savo kursiniu darbu salygas itrauke. |
|
|
|
|
|
|
|
Skaitmeninis 4 kanalu loginis analizatorius |
| Parašytas: 2008 01 18, 05:23 |
|
|
|
|
dekui uz kantrybe, ir keista kodel dar nemiegi.. 
salyga gi pacioje pradzioje nurodyta, nera pasakyta kiek bitu kodas turi ateiti, tiesiog "i komutatoriaus isejima informacija turi buti pateikiama 8 skilciu zodziais, is tarpines FIFO atmintines".
Ar tu turi omeny jog 4 analizatoriaus iejimo kanalai automatiskai reiskia 4 bitus? |
|
|
|
|
|
|
 |
Google paieška forume |
|
|
|
Naujos temos forume |
|
|
FS25 Tractors
Farming Simulator 25 Mods,
FS25 Maps,
FS25 Trucks |
|
ETS2 Mods
ETS2 Trucks,
ETS2 Bus,
Euro Truck Simulator 2 Mods
|
|
FS22 Tractors
Farming Simulator 22 Mods,
FS22 Maps,
FS25 Mods |
|
VAT calculator
VAT number check,
What is VAT,
How much is VAT |
|
Dantų protezavimas
All on 4 implantai,
Endodontija mikroskopu,
Dantų implantacija |
|
FS25 Mods
FS25 Maps,
FS25 Cheats,
FS25 Install Mods |
|
FS25 Mods
Farming Simulator 25 Mods,
FS25 Maps |
|
ATS Trailers
American Truck Simulator Mods,
ATS Trucks,
ATS Maps |
|
Fun football drills
Football Training Equipment,
Defending drills football,
Kids football training kit |
|
|
 |
